logo
Welcome, Guest. Please Login or Register.
26. April 2024, 07:41:46


Home Help Search Login RegisterWIKIUHSDR Download

Amateurfunk Sulingen
Diskussions- und Newsboard des DARC-Ortsverbandes I40  |  allgemeine Kategorie  |  Selbstbauprojekte (Moderator: DF8OE)  |  Topic: VisAir ddc modul und DSP PCBs Rolin <- zurück vorwärts ->
Pages: 1 ... 4 5 [6] Go Down Print
   Author  Topic: VisAir ddc modul und DSP PCBs Rolin  (Read 12751 times)
DF8OE
Administrator
*****

Offline

Posts: 6268



Stellvertr. OVV I40, Jugend / Nachwuchsreferent

View Profile WWW
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #75 on: 13. March 2020, 16:36:46 »

Das sieht so aus... Ich denke, der FPGA hat die Firmware nicht gefressen oder es ist irgendwo ein Hardwareproblem (kein Clock z.B.)

vy 73
Andreas
Logged

Wenn der Wind des Wandels weht, nageln die einen Fenster und Türen zu und verbarrikadieren sich. Die anderen gehen nach draußen und bauen Windmühlen...
qrz.com-Seite von DF8OE
-----------------------------------------------------
>>>> Die Inhalte meiner Beiträge dürfen ohne meine explizite Erlaubnis in jedwedem Medium weiterverbreitet werden! <<<<
SP9BSL
positron
alter Hase
****

Offline

Posts: 443





View Profile WWW
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #76 on: 13. March 2020, 19:43:35 »

Andy,
Slawek not Artur, luckily SP9 is far from SP3

You must have the main clock 122.88MHz from ADC to FPGA but first the ADC must have it from TCXO. The frequent problem is that ADC has differential clock input and the signal is not proper on both inputs the negative and positive, what exact type of TCXO you have?

I see your oscilloscope has 100MHz bandwidth, this is enough to see the 122.88MHz sine wave with lower peak voltage. Check the pins CLKM, CLKP (7th,8th) of ADC and then pin 60 of FPGA (same as the 26th at ADC).

At the MCLK there must be 12.288MHz (256*fs).
« Last Edit: 13. March 2020, 19:52:00 by SP9BSL » Logged

73 Slawek
BO_Andy
Urgestein
*****

Offline

Posts: 725



Ich bin schon Groß und kann Alleine Laufen

View Profile E-Mail
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #77 on: 13. March 2020, 21:20:01 »

slawek I have the TCXO VG-4513CA order number SER3906CT-ND
Logged
SP9BSL
positron
alter Hase
****

Offline

Posts: 443





View Profile WWW
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #78 on: 13. March 2020, 21:40:52 »

You have the correct VCXO with LVPECL outputs. The peak to peak voltage of clock is about 800mV with 2V DC. You should have the 122.88 MHz on both inputs of ADC (pins 7 & 8 negated) and at the ADC output (pin 26), same on 60th pin of FPGA.
Logged

73 Slawek
BO_Andy
Urgestein
*****

Offline

Posts: 725



Ich bin schon Groß und kann Alleine Laufen

View Profile E-Mail
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #79 on: 14. March 2020, 09:22:09 »

slawek the TCXO swings wrong for some reason he delivers garbage

Lg BO_Andy
Logged
SP9BSL
positron
alter Hase
****

Offline

Posts: 443





View Profile WWW
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #80 on: 14. March 2020, 09:32:34 »

Andy, according to datasheet your VCXO has OE active high (pin 2) check the voltage on it and if is not 3.3V try pull up it. I see the board has this pin floating.
Logged

73 Slawek
BO_Andy
Urgestein
*****

Offline

Posts: 725



Ich bin schon Groß und kann Alleine Laufen

View Profile E-Mail
Re:VisAir ddc modul und DSP PCBs Rolin
« Reply #81 on: 14. March 2020, 18:29:28 »

very interesting the pin really hangs in the air according to the layout anyway ma can measure 3.3v there
Logged
Pages: 1 ... 4 5 [6] Go Up Print 
Diskussions- und Newsboard des DARC-Ortsverbandes I40  |  allgemeine Kategorie  |  Selbstbauprojekte (Moderator: DF8OE)  |  Topic: VisAir ddc modul und DSP PCBs Rolin <- zurück vorwärts ->
Jump to: 


Login with username, password and session length

 Es wird die Verwendung von Browsern die auf der "Blink"-Engine basieren und mindestens
1024x768 Pixel Bildschirmauflösung für die beste Darstellung empfohlen
 
Amateurfunk Die Beiträge sind, sofern nicht anders vermerkt, unter der folgenden Lizenz veröffentlicht:
GNU Free Documentation License 1.3 GNU Free Documentation License 1.3
verbindet!
Powered by MySQL Powered by PHP Diskussions- und Newsboard des DARC-Ortsverbandes I40 | Powered by YaBB SE
© 2001-2004, YaBB SE Dev Team. All Rights Reserved.
- modified by Andreas Richter (DF8OE)
Impressum & Disclaimer
Valid XHTML 1.0! Valid CSS!