Title: Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DL8EBD on 17. October 2019, 19:12:07
Hallo OVI40 SDR Projekt Mitstreiter,
eigentlich bedarf es keines neuen Aufbauberichtes zur I40 UI V1.8....
oder doch?
Ich wage jetzt den Einsatz des brandneuen STM32H743ZIT6U 480MHz und habe mir bei Mouser ein paar der noch recht seltenen Exemplare gesichert.
Dieser Aufbaubericht soll in erster Line zeigen ob der STM32H743ZIT6U mit der UHSDR kompatibel ist, oder ob eventuell noch etwas an der Firmware geschraubt werden muss.
Zu dem Zwecke baue ich zwei UIs mit dieser CPU komplett inkl. 3,5" TFT auf.
Sollte es Probleme mit der UHSDR geben, würde ich einem der Softwerker eines der Boards leihweise zum Zwecke des Debuggen zur Verfügung stellen.
stay tuned!
Foto: die ersten Aktivisten haben schon mal Platz genommen ;)
Quelle: DL8EBD
ohne Heißluft - handgelötet...nach Andreas‘ Methode mit rma223 Löthonig und Entlötlitze
Quelle: DL8EBD
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 18. October 2019, 08:20:45
Hallo Thomas,
super. Ich bin sehr gespannt, meine Glaskugel sagt mir, dass es keine Probleme gibt. Aber überprüfen ist besser als die Kugel reiben ::)
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: dl2eea on 18. October 2019, 12:06:28
Hi
Wozu soll die Platine gut sein Thomas? Glaubst du immer noch, dass die Rf Teil kommt? Zwei Jahre sind schon um und keiner hat was gesehen.
So viel ich weiß soll was aus Polen kommen.
Gruß
Josef |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 18. October 2019, 14:04:58
Hallo Josef,
hast Du meinen Post mit den Fotos der beiden Prototypen-Leerplatinen nicht mitbekommen? Da bin ich dran - in jeder freien Minute, die ich in meinen Zeitplan bekomme. Da ich aber alles alleine machen muss (oder gibt es in der Zwischenzeit jemanden, der bei der Programmentwicklung der Spartan6-FPGAs mitmacht?) dauert es so lange wie es dauert.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: dl2eea on 18. October 2019, 15:53:32
Ich freue mich Andreas, dass Du so weit bist, aber trotzdem glaube ich, nur wenn ich, was zu sehen bekomme. Leider keine Bilder von Dir habe ich bekommen.
Grüße
Josef |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 28. December 2019, 11:27:43
Klingt sehr interessant. Ich könnte mir sogar schon Dinge vorstellen, wo die größere Rechenpower nötig wäre... Ich möchte die maximal darstellbare Bandbreite (Wasserfall / Spektrum) mit meinen RF-Platinen ja drastisch erhöhen. Bis 192KHz geht das sicher auch mit dem F7 und dem "alten" Ht. Aber darüber wird es aus mehreren Gründen weniger gut berechenbar. Zum einen müssen wir ausprobieren, wie weit man den I2S betreiben kann, zum anderen ist dann doch drastisch mehr Rechenleistung nötig. RAM auch, aber der ist bei H7 ausreichend vorhanden (bei beiden).
Auf den höheren Bändern ( 2m und höher) 750KHz oder 1,5MHz sehen zu können macht schon Sinn.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DB4PLE on 28. December 2019, 21:17:58
Hallo,
ob die zusätzlichen 20% Takt (400 vs. 480) wirklich den großen Unterschied machen, wage ich zu bezweifeln. In Grenzsituationen sicher nett, aber sonst nicht so viel mehr.
Wenn ein FPGA da ist, kann dieses ja vermutlich einen guten Teil der Filterung fürs Spektrum übernehmen, dann steigt auch die Datenrate nicht ins Unendliche. Wenn man ein 1024 FFT 60x in der Sekunde ausführen will und das FPGA die gefilterten Daten liefert, dann brauchen wir 2x2x16x1024x60 = 1 Mbit/s via SPI oder I2S. Das sollte kein Problem sein. Auch nicht für den alten H7.
Anders könnte es aussehen, wenn wir 2 Mhz IQ Samplerate haben, denn dann braucht es schon 32Mbit/s auf dem I2S. Auch dass kann der H7, aber ob er dann die Decimation fürs FFT so locker hinbekommt, kann ich so nicht sagen.
Wird in jedem Fall spannend.
73
Danilo
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 29. December 2019, 09:03:34
Es wird da schon spannend. Sicher wird die Dezimierung / Fileterung weitestgehend im FPGA stattfinden. Es gibt aber trotzdem noch ein paar Dinge, die schwer theoretisch abzuschätzen sind:
Bei TX ist es überschaubar. Ich werde eine Samplerate von 48KHz bei 16 Bit Datenbreite wählen. Das ist fix und sollte auch bei Beriebsarten auf den höheren Bändern so passen (außer ATV/DATV).
Bei RX sieht das schon anders aus. Ich werde 2^n * 48KHz zulassen, wobei 0<=n<=32 ist. Mehr als 1,5MHz ist definitiv nicht möglich und sinnfrei. Aber bei der Datenbreite - da wird es interessant. Durch die Dezimierung "gewinnen" wir ein paar Bit, so dass 16 Bit Datenbreite schon "reduziert" wäre. Frage an Radio Eriwan: hört man das? Spielt das eine Rolle? Ich kann es zur Zeit noch nicht ausprobieren. 24 Bit würden trotz dazugewonnenen Bits ausreichen - 32 muss nicht sein. Frage an Radio Eriwan: Erfordert der Einsatz von 24 Bit gegenüber 32 Bit zusätzliche Rechenleistung?
In beiden Fällen muss man mit 2 Multiplizieren, da wir I und Q übertragen. Außerdem kann der I2S nicht IN und OUT mit unterschiedlichen Sampleraten (ich will aber nur einen Bus nutzen. Oder wäre es besser zwei zu nehmen? Oder gar keinen I2S sondern zwei SPI mit unterschiedlicher Geschwindigkeit?). Also müsste man bei TX Daten "auffüllen". Weitere Frage an Radio Eriwan: geht das so einfach (Daten vervielfachen)? Oder muss man da auch wieder Rechenleistung aufwenden?
Auch außer dem FPGA Code sind da noch etliche Fragen. Aber alle zugegeben sehr viel einfacher zu lösen als der FPGA Code.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DB4PLE on 29. December 2019, 13:53:38
Hallo Andreas,
der H7 (und F7) kann sehr wohl I2S mit unterschiedlichen Datenraten in beide Richtungen. I2S ist per Definition ein unidirektionaler Bus, d.h. RX und TX sind eigentlich separate I2S Ströme. Der von uns genutzte Audio Codec koppelt beide Ströme intern an den gleichen Takt, was für den Anwendungsfall ziemlich viel Sinn macht.
Mit einem FPGA am H7 können wir I2S Input (RX) und I2S Output (TX) mit unterschiedlichen Raten betreiben.
Eine Synchronisation zwischen den Takten macht allerdings Sinn, denn unsere aktuelle Softwarearchitektur geht davon aus, das TX und RX Takt zueinander synchron sind und das die Teilung von höherem durch kleineren Takt eine Zweierpotenz ergibt.
73
Danilo
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 29. December 2019, 14:18:33
Prima! Dann kann ja tatsächlich der Sende-Datenstrom mit 48KHz übertragen werden und die verfügbaren RX-Datenströme wären 48/96/192/384 und eventuell 768/1536 KHz.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP9BSL on 29. December 2019, 18:50:49
Hello dreamers,
I just wonder what you would see on 480/800 pixels wide lcd with 1.5MHz band visible...
The SAI Interface we have in F7/H7 works with slots - just like TDM in DSP terminology (for example ADSP from Analog Devices). One frame consists of 256 bits, so we have eight 32 bit slots with 48Ksps at 12.288MHz Master clock. It gives 4 IQ receivers possible with todays dsp path. What if one of the receivers could work as so called sequential sampler (set by SPI) and sweep across the wanted bandwidth gathering small ffts and then display all the parts joined?
The wider the band is, the slower it refreshes. But for few hundred kHz it should work ok.
Look here what I planed to do based on CUSDR visual concept (they have a brief look at the whole receiver 60MHz bandwidth using one receiver this way) - look above the normal spectrum:
[youtube sYIkvBrSITU]
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP9BSL on 29. December 2019, 19:53:27
Hello Thomas,
yes as the feature it looks good, but not really useful - too slow because of wide span.
Btw this software should work with HiQSDR, someone of my friends tried CuSDR with HiQSDR mini.
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 30. December 2019, 08:23:06
Ich sehe absoluten Sinn für die Darstellung größerer Bandbreiten auch auf dem 480x320 Display. Wenn die dargestellte Bandbreite erhöht wird sinkt eben gleichzeitig die Auflösung. Man kann bei einer Darstellung von 144.000 - 144.750 eben auf dem Display nicht mehr erkennen, ob jemand auf 144.285 oder 144.290 arbeitet. Aber man kann erkennen, dass irgendwo in dem Bereich jemand arbeitet. Also flugs auf den Peak getippt, mit einem Drehregler die dargestellte Bandbreite verkleinert - und mit einem weiteren Tippen ist man da wo man hin wollte. Und da bei unserem Konzept die Empfangsfrequenz immer in der Mitte angezeigt wird bleibt die Frequenz, auf der man aktuell arbeitet, auch fix stehen (nämlich in der Mitte) - egal, was für eine darstellbare Bandbreite man gewählt hat.
Dass das alles noch einige Änderungen in der Firmware benötigt um das alles zu können, ist logisch. Frank wollte ja auch den kompletten Signalweg noch mal überarbeiten - wenn er eine RF-Platine zum ausprobieren hat. Mit dieser Änderung sind einige meiner "Träume" sicher leichter in Bits und Bytes zu gießen. Übrigens stehen bei mir vor jedem Projekt zunächst Träume - auch "Ideen" genannt. Das ist alles lebendig und bewegt sich während der Entwicklung noch öfter. Aber die Amplitude wird mit fortschreitender Zeit kleiner - das Machbare "schwingt sich ein" ;D
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 30. December 2019, 10:55:33
Hallo Thomas,
mit Sicherheit kann ich das noch nicht sagen. Es hängt davon ab wieviel Platz in meinem FPGA übrig ist. Wobei "2 Empfänger" != "2 Empfänger". Eine Mittenfrequenz mit zwei Bandbreiten gleichzeitig: bestimmt. Ob zwei völlig voneinander unabhängige, "frei tunebare" Empfänger möglich sind, kann ich noch nicht sagen.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DL6KL on 09. January 2020, 21:07:23
Hallo Thomas
Die gleichen Werte zeigt meine CPU auch an
Ist ja auch die 480 Mhz |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 12. January 2020, 18:11:38
Da der DAC in beiden Fällen identisch arbeitet kann es nicht am STM liegen.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP3OSJ on 02. September 2020, 15:30:00
Hi
Thomas, I can't upload the bootloader (https://www.amateurfunk-sulingen.de/uhsdr/bootloader-latest/OVI40/H7/) to the STM32H743ZIT6U.
I have an error like this:
What am I doing wrong?
73
Artur
|
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP3OSJ on 02. September 2020, 16:29:58
Old program?
Thomas, what version of ST32-Link are you using? |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 02. September 2020, 16:41:39
It can be related to an outdated firmware revision of your ST-Link, too.
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP3OSJ on 02. September 2020, 17:18:55
| The fault was the old program on the new one is OK thank you |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP3OSJ on 03. September 2020, 08:18:42
Is it possible to block the STM32H743ZIT6U?
I changed the settings:
1) Target / Option bites ....
2) Target / MCU Core ...
I'm loading firmware, bootloader and firmware (it's OK) and TRX won't start.
I replaced the processor and now it's OK. |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: SP3OSJ on 03. September 2020, 08:37:33
Because on the old program I could not upload the bootloader
and I thought it was a setup problem (bites and MCU Core). |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: DF8OE on 03. September 2020, 09:35:37
The problem of "scrambled option bytes" is present on F7 and H7 MCUs. The reasons are not 100% identified. If the option bytes are scrambled you can only access MCU via ST-Link. First you must perform a "complete erase", then reset option bytes manually to the default ones. critical are the reset vector bytes BOOT_ADD0 and BOOT_ADD1. If these are acrambled MCU does nothing more than power consumption and listening to ST-Link ::)
vy 73
Andreas |
Title: Re:Baubericht: UI mit 480MHz STM32H743ZIT6U
Post by: peter_77 on 09. September 2020, 12:22:54
I stepped into the same trap when soldering one of the first I40 UI boards:
https://www.amateurfunk-sulingen.de/forum/index.php?board=15;action=display;threadid=577;start=315 (https://www.amateurfunk-sulingen.de/forum/index.php?board=15;action=display;threadid=577;start=315)
But with ST-Link and Andreas list of the correct option byte settings:
https://www.amateurfunk-sulingen.de/forum/index.php?board=15;action=display;threadid=577;start=285 (https://www.amateurfunk-sulingen.de/forum/index.php?board=15;action=display;threadid=577;start=285)
it can be easily restored.
|
Diskussions- und Newsboard des DARC-Ortsverbandes I40 | Powered by YaBB SE
© 2001-2003, YaBB SE Dev Team. All Rights Reserved.
|